崗位職責：
1）根據FPGA設計方案，開展系統級與模塊級的邏輯設計，確保滿足任務書規定的各項功能及性能指標；
2）負責產品FPGA邏輯的測試與驗證工作，分析并解決測試過程中出現的技術問題，形成問題總結；
3）承擔相關FPGA設計文檔的撰寫與評審任務；
4）對團隊成員提供必要的技術指導與支持。

任職要求：
1）碩士及以上學歷，具有2年以上FPGA設計與仿真實際經驗；
2）熟練掌握VHDL/Verilog語言，熟悉ISE、VIVADO、Libero等主流開發工具；
3）熟練使用至少一種FPGA仿真工具（如Active11.1、Modelsim），具備扎實的仿真能力，可構建系統級FPGA驗證環境（涵蓋功能與時序驗證）；
4）熟悉常用接口技術，包括SRIO、以太網、DDR、SPI、IIC、UART等，理解其協議規范；
5）具備基礎圖像處理與數字信號處理設計能力，同時擁有算法學習與理解的基礎；
6）具備較強的分析與解決問題能力，溝通順暢，具備良好的團隊協作精神，工作認真負責；
7）base北京，在北京繳納五險一金。